(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-344573

(43)公開日 平成11年(1999)12月14日

(51) Int.Cl.6

微別記号

FΙ

G01T 1/24 1/161 G01T 1/24

1/161

С

審査請求 未請求 請求項の数24 OL (全 8 頁)

(21)出願番号

特顯平10-152960

(71)出顧人 000003078

株式会社東芝

(22)出顧日 平成10年(1998) 6月2日 神奈川県川崎市幸区堀川町72番地

(72)発明者 山河 勉

栃木県大田原市下石上1385番の1 株式会

社東芝那須工場内


(74)代理人 弁理士 三澤 正義

(54) 【発明の名称】 放射線半導体検出器および放射線半導体検出器アレイ

(57)【要約】

【課題】 従来よりも簡単に精度良く組立て可能で、空 間分解能に優れる放射線半導体検出器の提供。

【解決手段】 放射線半導体検出器において、放射線検 出用の複数の半導体セルを所定方向に沿って等間隔に半 導体格納ケース内に配置し、前記半導体セル各々と電気 的に接続する印加電極と信号取り出し電極を放射線入射 方向に平行に前記ケースに設けることにより、検出器を モジュール化し、その不感帯の大きさを常に一定にす る。



【特許請求の範囲】

【請求項1】 放射線検出用の複数の半導体セルを所定 方向に沿って所定の間隔で等間隔に半導体格納ケース内 に配置し、前記半導体セル各々と電気的に接続する印加 電極と信号取り出し電極を放射線入射方向に平行に設け たことを特徴とする放射線半導体検出器。

【請求項2】 前記半導体格納ケースの外壁の厚みが、 前記所定の間隔の略2分の1であることを特徴とする請 求項1に記載の放射線半導体検出器。

【請求項3】 前記所定の間隔が、前記所定方向の半導体セルの幅の略10分の1以下であることを特徴とする請求項1または2に記載の放射線半導体検出器。

【請求項4】 前記半導体格納ケースが、上下に2分割された部材を着脱可能に組み合せてなることを特徴とする請求項1~3のいずれか1項に記載の放射線半導体検出器。

【請求項5】 前記半導体格納ケースが、一体成型品であることを特徴とする請求項1~3のいずれか1項に記載の放射線半導体検出器。

【請求項6】 前記印加電極に電圧を供給する印加電圧線を前記半導体格納ケースの放射線入射表面に配線するかまたは前記放射線入射面近傍に埋設し、前記信号取り出し電極からの半導体信号を前記半導体格納ケースの前記放射線入射面とは反対側の底部を介して底面側から出力していることを特徴とする請求項1~5のいずれか1項に記載の放射線半導体検出器。

【請求項7】 前記半導体セルと前記半導体格納ケースに設けられる電極とがバネ構造体を用いて電気的に接続されていることを特徴とする請求項1~6のいずれか1項に記載の放射線半導体検出器。

【請求項8】 前記半導体セルと前記半導体格納ケースに設けられる電極とが導電性接着剤を用いて電気的に接続されていることを特徴とする請求項1~6のいずれか1項に記載の放射線半導体検出器。

【請求項9】 前記半導体セルと前記半導体格納ケースに設けられる電極とがケースの熱膨脹および熱収縮を利用して電気的に接続されていることを特徴とする請求項1~6のいずれか1項に記載の放射線半導体検出器。

【請求項10】 前記半導体セルが着脱可能に前記半導体格納ケースに実装されていることを特徴とする請求項7~9のいずれか1項に放射線半導体検出器。

【請求項11】 前記所定方向に配置された前記複数の 半導体セルの列を、前記所定方向に直交する方向に前記 所定の間隔で前記半導体格納ケース内にさらに複数配置 したことを特徴とする請求項1~10のいずれか1項に 記載の放射線半導体検出器。

【請求項12】 前記信号取り出し電極を、前記所定方向に直交する方向に前記所定の間隔で1つの半導体セルに対して複数設けたことを特徴とする請求項1~11のいずれか1項に記載の放射線半導体検出器。

【請求項13】 前記1つの半導体セルの前記電極間に イオン注入により絶縁層を構成したことを特徴とする請求項12に記載の放射線半導体検出器。

【請求項14】 前記1つの半導体セルの前記電極間に 絶縁用の溝を設けたことを特徴とする請求項12に記載 の放射線半導体検出器。

【請求項15】 前記半導体格納ケースの放射線入射面とは反対側の面に、放射線入射方向から見たときに前記放射線入射面からはみ出さない大きさの信号処理回路部および支持脚部を配置したことを特徴とする請求項1~14のいずれか1項に記載の放射線半導体検出器。

【請求項16】 前記信号処理回路部および支持脚部の少なくとも一部が、前記半導体格納ケースまたはその下部を構成する部材と一体成型品として製造されていることを特徴とする請求項15に記載の放射線半導体検出器

【請求項17】 前記支持脚部の端部に金属板を固定したことを特徴とする請求項15または16に記載の放射線半導体検出器。

【請求項18】 前記放射線半導体検出器の放射線入射 面の反対側の底部内に、グランド面と、そのグランド電 位を前記ケース外部に導くグランドパターンとを設け、 前記グランドパターンが前記支持脚部を介して前記金属 板に接続されていることを特徴とする請求項17に記載 の放射線半導体検出器。

【請求項19】 前記コネクタの端部が直接的にまたは 導線を介してマザーボードと電気的に接続しており、前 記金属版が前記半導体格納ケースの放射線入射面とは反 対側の面と前記マザーボードとの間に位置していること を特徴とする請求項18に記載の放射線半導体検出器。

【請求項20】 前記金属板を冷却する冷却手段を設けたことを特徴とする請求項17~19のいずれか1項に記載の放射線半導体検出器。

【請求項21】 放射線検出用の複数の半導体セルを所定方向に沿って所定の間隔で等間隔に半導体格納ケース内に配置し、前記半導体セル各々と電気的に接続する印加電極と信号取り出し電極を放射線入射方向に平行に設けた放射線半導体検出器を所定方向に密着配置して構成したことを特徴とする放射線半導体検出器アレイ。

【請求項22】 放射線検出用の複数の半導体セルを所定方向に沿って所定の間隔で等間隔に半導体格納ケース内に配置し、前記半導体セル各々と電気的に接続する印加電極と信号取り出し電極を放射線入射方向に平行に設けた放射線半導体検出器をさらに前記所定方向と直交する方向にも密着配置して構成したことを特徴とする請求項21に記載の放射線半導体検出器アレイ。

【請求項23】 少なくとも2つの電極を有する放射線 検出用の複数の半導体セルと、

前記複数の半導体セルを挿入する複数の溝を有する第1 の半導体格納ケース部材と、 前記複数の半導体セルを挿入する複数の溝を有し、前記 第1の半導体格納ケース部材と共に前記複数の半導体セ ルを格納する半導体格納ケースを形作る第2の半導体格 納ケース部材と、

前記第1の半導体格納ケース部材に取り付けられ、前記 半導体セルの1つの電極に電気的に接続される第1の配 線と、

前記第2の半導体格納ケース部材に取り付けられ、前記 半導体セルの前記第1の配線とは異なる電極に電気的に 接続される第2の配線とを有することを特徴とする放射 線半導体検出器。

【請求項24】 前記第1の配線が前記半導体セルに印加電圧を供給する配線であり、

前記第2の配線が前記半導体セルの出力信号を、放射線の入射を検出する信号処理部に供給する配線であり、 前記第1の半導体格納ケース部材が前記半導体格納ケースの放射線入射面側に配置される部材であり、

前記第2の半導体格納ケース部材が前記半導体格納ケースの放射線入射面とは前記第1の半導体格納ケース部材を介して反対側に配置され、且つ前記信号処理簿と近接して配置される部材であることを特徴とする請求項23に記載の放射線半導体検出器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、被検体に投与された放射性同位元素(RI)から放射される放射線を検出し、放射性同位元素の体内分布を画像化するに用いる放射線半導体検出器アレイに関する。

[0002]

【従来技術】被検体に投与された放射性同位元素(RI)から放射される放射線を検出する放射線検出器は、核医学診断装置において最も重要な構成要素の1つであり、放射線検出器の性能が、空間分解能やエネルギー分解能、さらには計数特性等といった装置全体の性能を左右するといっても過言ではない。

【0003】現在、放射線検出器として広く一般的に用いられているのはシンチレーション型検出器、特にシンチレータ(蛍光体)、ライトガイドおよび光電子増倍管(PMT)アレイを組み合わせてなるアンガー型検出器である。

【0004】しかし、このシンチレーション型検出器は、放射線の入射によりシンチレータで発生した光を、ライトガイドを介して、その背面に稠密に配置した複数の光電子増倍管またはフォトダイオードで電気信号に変換して検出する構造となっているために、非常に大型で重いものとならざるをえない。また、放射線一光一電気信号という2段階の変換を行っているために、そのエネルギー分解能にも限界がある。

【0005】これに対して、近年発展しつつある半導体 検出器は、バイアス電圧を印加した半導体に放射線が入 射されると半導体内に多数発生する電子と正孔の対のそれぞれが正電極と負電極に移動する際に誘導される誘導電荷を正電極側に設けるチャージアンプに蓄積してエネルギーに比例した信号として出力する。従って、半導体検出器は、放射線一電気信号という1段階の変換で直接的に高変換効率で放射線を検出することが可能であり、しかも半導体セル(セル)で放射線を個別に検出することも可能であることから、エネルギー分解能や計数特性の大幅な向上が図れるものと期待されている。

【0006】また、半導体検出器は、用いる半導体の結晶サイズがアンガー型検出器に広く採用されているシンチレータ(NaI)と比べて小さいので充分な視野を確保するために半導体の2次元セルアレイならびにプリアンプおよび読み出し回路などからなる信号処理部を内磁した半導体セルアレイモジュール(モジュール)を稠密に配置して構成されることが一般的であるが、半導体検出器にはライトガイドや光電子増倍管が不要であることから、放射線検出器の小型軽量化が期待されている。

【0007】半導体検出器には、例えばCdTeやCdZnTe等のテルル化カドミウム系化合物半導体の放射線入射面にバイアス電極を、そして半導体を挟んで対向する裏面に信号取り出し電極を設け、縦横に素子分離して2次元的なアレイを形作り、印加(バイアス)電極を通過して入射してきた放射線を吸収するように構成したものが多いが、最近では、半導体セルを放射線の入射方向に略平行に縦置きにしてアレイ状に配列させた構造も提案されている。

【0008】半導体セルを縦置きにすると、放射線入射 方向に対して垂直方向に印加 (バイアス) 電圧を印加す ることになり、印加電圧を高くすることなく放射線を吸 収する方向の距離を充分に長くすることができる。

[0009]

【発明が解決しようとする課題】しかし、このような従来の縦置きタイプの半導体検出器では、物理的に独立したセルを配列してアレイ構造を形作るために、1つのセルを素子分離してアレイ構造を形作る従来の横置きタイプに比べて、配列精度が低下するという問題、即ち、モジュール間のデッドスペース(不感帯)のみならずモジュール内の半導体セル間の不感帯の大きさ(厚み)にバラツキが出て不均一となるという問題があり、そのために、独特のアーチファクトを生むなどして画像の構成が難しいという難点があった。

【0010】また、電極層および絶縁層等を挟み、且つ 上記した不感帯の大きさのバラツキを調整する余地を設 けるために、隣接する半導体セル間の不感帯はある程度 大きくする必要があり、セル密度(空間分解能)の向上 にも限度があった。

【0011】さらに、従来の構成からなるモジュールでは、各モジュール内で不感帯の大きさを均一に調整し得ても、不感帯の大きさはモジュール毎に微妙に異なって

しまい、そのようなモジュールを複数組み合わせてなる 検出器では、SPECT (Single Photon

Emission Computed Tommography)を実施する際の画像収集において歪みのない鮮明な画像を得るために、非常に複雑な画像処理や機械的工夫が必要であった。

【0012】本発明の目的は、従来よりも簡単に精度良く組立て可能で、空間分解能に優れ、そして画像形成のための信号処理が簡便な放射線半導体検出器アレイを提供することである。

[0013]

【課題を解決するための手段】上記課題を解決するために、請求項1に係る本発明の放射線半導体検出器は、放射線検出用の複数の半導体セルを所定方向に沿って所定の間隔で等間隔に半導体格納ケース内に配置し、前記半導体セル各々と電気的に接続する印加電極と信号取り出し電極を放射線入射方向に平行に設けたことを特徴とする。

【0014】また、好ましくは、請求項1において、前 記半導体格納ケースの外壁の厚みが、前記所定の間隔の 略2分の1であることを特徴とする。

【0015】また、好ましくは、請求項1および2において、前記所定の間隔が、前記所定方向の半導体セルの幅の略10分の1以下であることを特徴とする。

【0016】また、好ましくは、請求項1~3において、前記半導体格納ケースが、上下に2分割された部材を着脱可能に組み合せてなることを特徴とする。

【0017】また、好ましくは、請求項1~3において、前記半導体格納ケースが、一体成型品であることを特徴とする。

【0018】また、好ましくは、請求項1~5において、前記印加電極に電圧を供給する印加電圧線を前記半導体格納ケースの放射線入射表面に配線するかまたは前記放射線入射面近傍に埋設し、前記信号取り出し電極からの半導体信号を前記半導体格納ケースの前記放射線入射面とは反対側の底部を介して底面側から出力していることを特徴とする。

【0019】また、好ましくは、請求項1~6において、前記半導体セルと前記半導体格納ケースに設けられる電極とがバネ構造体を用いて電気的に接続されていることを特徴とする。

【0020】また、好ましくは、請求項1~6において、前記半導体セルと前記半導体格納ケースに設けられる電極とが導電性接着剤を用いて電気的に接続されていることを特徴とする。

【0021】また、好ましくは、請求項1~6において、前記半導体セルと前記半導体格納ケースに設けられる電極とがケースの熱膨脹および熱収縮を利用して電気的に接続されていることを特徴とする。

【0022】また、好ましくは、請求項7~9におい

て、前記半導体セルが着脱可能に崩記半導体格納ケース に実装されていることを特徴とする。

【0023】また、好ましくは、請求項1~10において、前記所定方向に配置された前記複数の半導体セルの列を、前記所定方向に直交する方向に前記所定の間隔で前記半導体格納ケース内にさらに複数配置したことを特徴とする

【0024】また、好ましくは、請求項1~11において、前記信号取り出し電極を、前記所定方向に直交する方向に前記等間隔で1つの半導体セルに対して複数設けたことを特徴とする。

【0025】また、好ましくは、静水項12において、 前記1つの半導体セルの前記電極間にイオン注人により 絶縁層を構成したことを特徴とする。

【0026】また、好ましくは、請求項12において、 前記1つの半導体セルの前記電極間に絶縁用の溝を設け たことを特徴とする。

【0027】また、好ましくは、請求項1~14において、前記半導体格納ケースの放射線入射面とは反対側の面に、放射線入射方向から見たときに前記放射線入射面からはみ出さない大きさの信号処理回路部および支持脚部を配置したことを特徴とする。

【0028】また、好ましくは、請求項15において、 前記信号処理回路部および支持脚部の少なくとも一部 が、前記半導体格納ケースまたはその下部を構成する部 材と一体成型品として製造されていることを特徴とす る。

【0029】また、好ましくは、請求項15および16において、前記支持脚部の端部に金属板を固定したことを特徴とする。

【0030】また、好ましくは、請求項17において、 前記放射線半導体検出器の放射線入射面の反対側の底部 内に、グランド面と、そのグランド電位を前記ケース外 部に導くグランドパターンとを設け、前記グランドパタ ーンが前記支持脚部を介して前記金属板に接続されてい ることを特徴とする。

【0031】また、好ましくは、請求項18において、前記コネクタの端部が直接的にまたは導線を介してマザーボードと電気的に接続しており、前記金属版が前記半導体格納ケースの放射線入射面とは反対側の面と前記マザーボードとの間に位置していることを特徴とする。

【0032】また、好ましくは、請求項17~19において、前記金属板を冷却する冷却手段を設けたことを特徴とする。

【0033】さらに、上記課題を解決するために、請求 項21に係る本発明の放射線半導体検出器アレイは、放 射線検出用の複数の半導体セルを所定方向に沿って所定 の間隔で等間隔に半導体格納ケース内に配置し、前記半 導体セル各々と電気的に接続する印加電極と信号取り出 し電極を放射線入射方向に平行に設けた放射線半導体検 出器を所定方向に密着配置して構成することを特徴とする。

【0034】好ましくは、請求項21において、前記放射線半導体検出器をさらに前記所定方向と直交する方向にも密着配置して構成することを特徴とする。

【0035】さらに、上記課題を解決するために、請求項23に係る本発明の放射線半導体検出器は、少なくとも2つの電極を有する放射線検出用の複数の半導体セルと、前記複数の半導体セルを挿入する複数の溝を有する第1の半導体格納ケース部材と、前記第1の半導体格納ケース部材と共に前記複数の半導体セルを格納する半導体格納ケースを形作る第2の半導体格納ケース部材と、前記半導体格納ケース部材に取り付けられ、前記半導体セルの1つの電極に電気的に接続される第1の配線と、前記第2の半導体格納ケース部材に取り付けられ、前記半導体セルの前記第1の配線とは異なる電極に電気的に接続される第2の配線とを有することを特徴とする。

【0036】好ましくは、請求項23において、前記第1の配線が前記半導体セルに印加電圧を供給する配線であり、前記第2の配線が前記半導体セルの出力信号を、放射線の入射を検出する信号処理部に供給する配線であり、前記第1の半導体格納ケース部材が前記半導体格納ケースの放射線入射面側に配置される部材であり、前記第2の半導体格納ケース部材が前記半導体格納ケースの放射線入射面とは前記第1の半導体格納ケース部材を介して反対側に配置され、且つ前記信号処理部と近接して配置される部材であることを特徴とする。

[0037]

【発明の実施の形態】以下、図面を参照して、本発明の放射線半導体検出器の好ましい実施形態について説明する。なお、ここでは本発明の放射線半導体検出器を、被検体に投与された放射性同位元素(RI)の体内分布をプレーナ像、SPECT像またはPET像として映像

(または画像) 化する核医学診断装置 (ガンマカメラ) に装備される放射線半導体検出器として説明するが、本発明の放射線半導体検出器の適用はこのガンマカメラに限定されることはなく、X線コンピュータ断層撮影装置 (俗称CTスキャナ) や、その他の例えば非破壊検査等の分野で用いられる装置に適用することもできる。

【0038】本発明の放射線半導体検出器は、1つまたは複数の本発明の半導体セルアレイモジュールをマザーボード上に実装して概略構成される。なお、1つのモジュールからなる検出器と区別するために、便宜上、複数のモジュールからなる検出器を放射線半導体検出器アレイと称することがある。

【0039】 [第1の実施の形態] 本発明の半導体セルアレイモジュール1の模式的な斜視断面図を図1に示し、模式的な正面断面図を図2に示す。

【0040】本モジュール1は、半導体セル2、上側半導体ケース(上側ケース)3および下側半導体ケース(下側ケース)4、信号線格納ケース5、支持脚部6、コネクタ(出力端子)7、ASIC(特定用途向け集積回路)8、印加電圧線9、印加電極10、信号線11、信号取り出し電極12ならびにグランドパターン13から概略構成されている。

【0041】図1および図2によれば、本モジュール1は、印加電圧線9および印加電極10を備える上側ケース3と、信号線11、信号取り出し電極12およびグランドパターン13を備える下側ケース4とにそれぞれ設けた半導体格納溝18に半導体セル2を配置し、両ケース3、4を組合わせて半導体ケースを形成し、前記下側ケース4の上側ケース3との接合面に対して反対側の面上に信号線格納ケース5、コネクタ(出力端子)7およびASIC(特定用途向け集積回路)8を含んでなる信号処理部を設け、そのさらに下部に支持脚部6を設けて概略構成されている。

【0042】半導体セル2は、例えばCdTeやCdZnTe等のテルル化カドミウム系化合物半導体結晶に印加電極面および信号取り出し電極面を設けて作成した半導体セルであり、櫛歯状の上側ケース3と下側ケース4との間の溝18の間に、両方のケースに密着して等間隔に縦置きに設置されており、各半導体セル2の放射線入射方向と略平行するそれぞれの電極面に、上側ケース3と下側ケース4とにそれぞれ設けられた印加(バイアス)電極10と信号取り出し電極12が接触させられている。

【0043】この時、半導体セル2は、所定方向(図1のX方向)に1列に並べられて1次元アレイを構成していても、さらに前記所定方向と直交する方向(図1のY方向)にも複数列並べられて2次元アレイを構成していてもよい。また、2次元アレイを構成するときには、前記Y方向に複数の半導体セル2を並べることも、あるいは1つの半導体セル2の2種類の電極双方または信号取り出し電極を前記Y方向に適当な等間隔で複数に分けて互いに電気的に絶縁させて設けることにより素子分離することもできる。図1に示した実施形態では、Y方向

(前記所定方向と直交する方向)に複数設けた信号取り出し電極で1つの半導体セル2を素子分離して2次元アレイを構成している。なお、半導体素子間の絶縁は、例えば半導体結晶の電極間にイオン注入処理を施して結晶内に絶縁分離層を設ける、または結晶の電極間に適当な長さの切り込み溝を入れて絶縁分離層を設ける等の方法により行うことができる。このとき、これらの絶縁分離層の厚みを、前記X(所定方向)における隣接半導体セル間の距離と等しくして、2次元半導体セルアレイ全てにおいて不感帯の大きさを等しくする。

【0044】上側ケース3および下側ケース4にそれぞれ設けられた半導体格納溝18の半導体セルと接する側

面に各々印加電極10および信号取り出し電極12が設けられている。このとき、電極10および12は同種類の電極同士が対向するように設けられており、これに合わせて、半導体セル2も常に印加電極側の面同士または信号取り出し電極側の面同士が向き合うように配置されている。従って、印加電極10は、隣り合う2つの半導体セルで共有されることも、前記Y方向に同列に並んだ複数の半導体セルまたは半導体素子の間で共有されることもできる。

【0045】上記の通り、半導体セル2は、前記X方向に並んで、常に印加電極側の面同士または信号取り出し電極側の面同士が向き合うように配置されているので、信号取り出し電極12同士は隣接して印加電極10と近接することがなく、印加電圧によるノイズの影響を受け難くなるので、S/N比の高い良好な信号が得られると共に、電極間の距離を小さくして不感帯の大きさを小さくすることが可能である。

【0046】半導体セル2の格納は、完全に一体化したケース内に埋設して、または複数に分割したケース内に設置して行われ得るが、実装の容易性や半導体の機械的ストレス等の観点からは、例えば図1の上下に2分割した上側半導体格納ケース3および下側半導体格納ケース4などのような分割したケース内に設置して行うことが好ましい。半導体セルを格納するケースは、通常放射線検出器に用いられる材料、例えば良好な放射線特性を有する耐熱性絶縁性成形材料を所定の形状寸法で成形して作成することができるが、適当な金属薄膜などの補強材を前記の如き成形材料で挟んで成形するなどの方法によりケースの物理的強度を強化してあることが好ましい。

【0047】半導体を格納する上側ケース3および下側ケース4には、両者を組立て一体化したときに半導体セルがその壁面に密着して嵌まる大きさで、半導体セルを設置するのための溝18が所定の間隔で等間隔に所定の数だけ設けられており、ケース外側面とそれに隣接する溝18との距離(即ちケース側壁の厚みt)が、隣接する溝同士の距離Tの2分の1(T=2t)となっている。従って、本発明のモジュールを複数個稠密に配置してより視野の広い検知器を構成したときに、モジュールを挟んで隣接する半導体セル間の距離とモジュール内で隣接する半導体セル間の距離が等しくなるので、全ての不感帯の大きさを、例えば有感帯の大きさの10分の1等の一定の大きさに保つことができる。

【0048】このように本発明の半導体セルアレイモジュール1によれば、セル間には必ず電極および絶縁層を設けなければならないものの、隣接半導体セル間の距離を非常に小さくすることが電気的には可能であるが、ケース全体の物理的強度を保ち、部材作成時の機械的精度を確保する必要もあり、現状ではこれらの要因にて本発明における隣接半導体セル間の距離が規定されてしまう。従って、現時点では半導体セル間の距離は半導体セ

ルの厚み(即ち有感帯の大きさ)の約20分の1程度までしか小さくすることができないが、本発明によれば、新規ケース材料の開発等の周辺技術の進歩に伴い、半導体セル間の距離である不感帯の大きさを小さくして空間分解能のさらなる向上を図ることが可能である。

【0049】ケース側の電極と半導体セルとの接続は、 導電性接着剤を用いる等の半導体セルを接着する方法、 あるいは、ケースを加熱して熱膨脹させた状態でセルを 実装した後ケースの熱収縮により電極とセルとの電気的 接続を確保したり、電極を例えば板バネ等の弾性構造を 有する形状とするかまたは例えばバネやスプリングのような弾性構造体等の機械的に密着させ得る手段を設ける 等の半導体セルを接着しない方法などの種々の方法により行って、電極とセルとを確実に電気的に接続させることができる。しかし、例えば実装した半導体セルの中に 不良品が見つかり交換が必要な場合等の保守作業の利便 性を考慮すると、ケース側電極とセルとの接続は、セル を接着しない、半導体セルの交換の可能な方法であることが好ましい。

【0050】上側ケース3に設けられた印加電極10 は、上側ケース3内部または放射線入射面上に配線される1本の印加電圧線(印加電圧パターン)9に電気的に接続されている。本モジュールを複数個用いた検出器を構成するときに、この印加電圧線9を放射線入射面上に配線してその端部に適当なコネクタを設けてあれば、全モジュールで容易に印加電圧線9を共通化し得るので有利である。

【0051】下側ケース4に設けられた信号取り出し電極12は、各々独立した信号線(信号パターン)11に電気的に接続されており、それぞれの信号線11は下側ケース4から信号処理回路部へと導かれている。

【0052】本実施形態における信号回路部は、図1および図2に示す信号線格納ケース5、ASIC8、コネクタ7から概略構成されている。

【0053】信号格納ケース5は、下側ケース4の下に、下側ケース4の下面からはみださない大きさで設けられており、さらにその下に、所定の数のASIC8、コネクタ7および支持脚部6が設けられているが、さらにADC(アナログ・デジタル変換器)等の所望の機器またはその他の部材が設けられていてもよい。

【0054】以上に述べた部材の全てまたはその幾つかは、一体成型品として製造されることもできる。

【0055】グランドパターン13が下側ケース4の底部内部に可能な限り大きく配されており、これにより非常に微小な信号である半導体信号へのノイズの影響を抑えている。このグランドパターン13は、信号線格納ケース5を通って支持脚部6内部をその下端部にまで延ばされている。

【0056】支持脚部6を本モジュール下段に配置する 鋼板等の金属板に固定することによって、本モジュール の位置決めおよび支持を行うと同時に前記グランドパターン13と金属板を電気的に接続させることができる。この接続によって絶縁を確保すると共に、モジュール内部の熱の放散をも行うことができる。従って、この支持脚部6は、本モジュールにおいては、位置決め手段、支持手段、絶縁手段ならびに放熱手段を兼ねている。支持脚部6と金属板との接続は、支持脚部6にねじ構造を設けてねじ止めしたり、スライド固定させたり、あるいはモジュール配置後にくさび機能を用いて固定するなどといった、種々の慣用の手法で行うことができる。

【0057】金属板に冷却ファンを設けて熱の放散効率を向上させたり、例えばベルチェ冷却素子との接触面を有する水管を金属板に配設して循環系を構成させるなどのより高精度の温度管理を行うこともできる。なお、金属板をモジュールとマザーボードとの間に挟むように配置して、電気的なアイソレーションの確保およびマザーボードからの熱の遮断を図ることが好ましい。

【0058】[第2の実施形態]以上に詳説した半導体セルアレイモジュール1を用いた本発明の放射線半導体検出器を密着させて複数稠密に配置してさらに視野の広い放射線半導体検出器アレイを構成した実施形態を、図3および4を参照して説明する。

【0059】図3は比較的小型のモジュール1を多数稠密に固定ナット15を用いて鋼板14上に固定してマザーボード16に実装した2次元放射線半導体検出器アレイを示し、図4は図3で用いたよりも大型のモジュール1を用いた以外は図3と同様の2次元放射線半導体検出器アレイを示している。

【0060】これらの実施形態においては、印加電圧バターン9を上側ケース2の放射線入射面表面に配してモジュール間での共通化を図っている。また、モジュールの支持脚部6と銅板14との接続は固定ナット15を用いて行い、アレイ側面部に鉛等のシールド17を設けてノイズの低減化を図っている。

【0061】ガンマ線入射により発生する半導体信号は、信号取り出し電極12から信号線11を介してASIC8に送られ、ASIC8で処理された後にコネクタ7を経てマザーボード16に取り出される。このとき、本発明のモジュールを複数個稠密に配置してより視野の広い検知器を構成した図3および図4の実施形態において、既述の通り検出器モジュールの外側面とそれに隣接する半導体セル間の距離は検出器モジュール内で隣接する半導体セル間の距離の1/2であるので、検出器モジュールを挟んで隣接する半導体セル間の距離は検出器モジュールを挟んで隣接する半導体セル間の距離は検出器モジュールので隣接する半導体セル間の距離と等しく、全ての不感帯の大きさが、例えば有感帯の大きさの10分の1等の一定の大きさに保たれている。

【0062】図3の検出器と図4の検出器を比較すると、より大型のモジュール1を用いてより少ないモジュールで構成した図4の検出器の方が、図3の検出器に比

べて、コネクタ7および支持脚部6等の数が少なく構成が簡単になると共にモジュール1およびマザーボード16内部で回路の実装スペースが広く取れること、銅板による電気的アイソレーションの効果が大きくなること、そしてモジュール1同士の接触部位の数が少なく半導体セル間の距離である不感帯の大きさを均一に配置しやすいこと等の点で有利ではあるが、これらは実施設計上の差異にすぎず、使用するモジュールの大きさおよび数などは製造技術やコスト等の諸条件に応じて決定される。

[0063]

【発明の効果】本発明の放射線半導体検出器(アレイ)は、半導体セルを縦置きに高精度で等間隔に密度高く配置し、モジュール内のセル間の距離とモジュール外壁の厚みとの比を2:1とし、構造体中に電気的な配線を組み込み、全ての部材が一体化成型品として製造され得る構造を有する構成をとるので、検出感度およびエネルギー分解能の劣化を招かずに放射線吸収方向の半導体の厚みを変更することを可能にし、セル密度(空間分解能)を高くし、画像(映像)形成のための信号処理を容易にし、回路の設計を容易にし、部品点数および組立工数を削減し、組立精度の向上および製品の小型化を図ることができる。

【図面の簡単な説明】

【図1】本発明の放射線半導体検出器に用いる半導体セルアレイモジュールの1実施形態を模式的に示す斜視断面図である

【図2】本発明の放射線半導体検出器に用いる半導体セルアレイモジュールの1実施形態を模式的に示す分解正面図である。


【図3】本発明による2次元放射線半導体検出器アレイの1実施形態を模式的に示す正面図である。

【図4】本発明による2次元放射線半導体検出器アレイの別の実施形態を模式的に示す正面図である。


【符号の説明】

- 1 半導体セルアレイモジュール
- 2 半導体セル
- 3 上側半導体ケース(上側ケース)
- 4 下側半導体ケース(下側ケース)
- 5 信号線格納ケース
- 6 支持脚部
- 7 コネクタ (出力端子)
- 8 ASIC (特定用途向け集積回路)
- 9 印加電圧線
- 10 印加電極
- 11 信号線
- 12 信号取り出し電極
- 13 グランドパターン
- 14 固定ナット
- 15 銅板
- 16 マザーボード

【図1】




【図3】



18 半導体格納溝

【図2】



【図4】

